電阻器采用新興的納米級技術生產(chǎn)有哪些優(yōu)點

來源：萬利隆電子閱讀量：2000發(fā)布時間：2021-04-01

電阻器生產(chǎn)一般都會采用最新工藝，目前很多電阻器都采用納米技術進行生產(chǎn)，對納米級技術中有效適用于超低電壓和低功耗模擬集成電路的主要挑戰(zhàn)和設計技術進行概述。新的設計挑戰(zhàn)和限制與電源電壓的低值，過程波動，設備失配，和其他影響被討論。在本章的后半部分，將介紹針對超低電壓系統(tǒng)和應用設計模擬集成電路的常規(guī)和非常規(guī)設計技術(體積驅(qū)動方法、浮柵、動態(tài)閾值等)。在標準CMOS技術中設計的超低電壓模擬ic塊運算放大器、電壓比較器、電荷泵等的例子。

電阻器采用新興的納米級技術本質(zhì)上提供了工作在低電壓水平的晶體管，并為低功耗工作進行了優(yōu)化。然而，這些技術缺乏對可靠模擬和/或混合信號設計至關重要的高質(zhì)量電子元件如精密電阻、貼片電容等，因為它們主要用于高性能數(shù)字設計。此外，電壓凈空、ESD特性、最大電流密度、寄生效應、過程波動、老化效應和許多其他參數(shù)都優(yōu)于使用平面晶體管的經(jīng)驗證的CMOS工藝。這就是為什么低壓、低功耗高性能模擬和混合信號電路仍在成熟的工藝節(jié)點中設計的主要原因。

電阻器在現(xiàn)代納米技術中設計超低電壓(ULV)和低功耗(LP)模擬和混合信號集成電路對電路設計師和研究人員來說是一個真正的挑戰(zhàn)，因為它在許多方面都引入了一些限制。首先，由于先進的納米尺度技術提供了在單個芯片上設計模擬、數(shù)字和射頻(RF)電路以及微電子機械系統(tǒng)(MEMS)的可能性，因此通常存在一個共同的供電電壓值。隨著技術的發(fā)展，電源電壓的值明顯降低。然而，MOS器件的閾值電壓(VTH)并沒有以相同的速度降低。

下一篇：精密電阻在集成電路設計中應用最廣泛的電路結(jié)構(gòu) 上一篇：厚膜電阻應用低頻噪聲測量包括哪些方面

此文關鍵詞：